2002年度の役員構成

会長：

田丸　喜一郎　(東芝)

副会長：

国峯　幸雄　　(ガイオ・テクノロジー)

門田　浩　　　 (日本電気)

監事：

山本　節雄　　(インターデザイン・テクノロジー)

事例WG主査：

松本 吉弘　　 (武蔵工業大学)

事例WG副主査：

五十嵐　真悟　(東芝)

言語仕様WG主査：

藤田　昌宏　　(東京大学)

言語仕様WG副主査：

伊藤　雅樹　　(日立)

Daniel Gajski　(University of California Irvine)

事務局：

千星　健一　(ソリトンシステムズ)

SpecC v1.0 では並列動作のセマンテックスに曖昧な点があり、SpecC v2.0 では次のように明確化した。
par で指定した複数の動作(ビヘイビア)は同時に開始し、同時に終了する。動作の中の文(ステートメント)は順に実行されるが、必ずしも連続してではない。
par で指定した動作B1とB2において、B1に文st1、st2がこの順で記述されており、B2に文st3があるとき、文st1は文st2より先に実行されるが、st3の実行とst1、st2の実行の前後関係は決定していない。
シミュレーション時間としては、文の実行時間は極めて短時間として扱われ、0 時間として扱われる。
並列な動作のインスタンス間ではアトミック化(非分割化)は補償されず、文は例えばメモリアクセス中であっても、その実行順はプリエンプティーブ(一定時間間隔で切り替えられる)である。

par のセマンティクスがプリエンプション実施、アトミック化を保証しないため、相互排他なアクセスの制御には特別な仕様が必要となる。
SpecC 1.0 では相互排他アクセスのための明確なプリミティーブが無かった。チャネルインスタンスでは一度に一つのメソッドのみが走れる。
チャネルインスタンス内の他のメソッドは、先行するメソッドが終了してから走れるか、あるいはwait やwaitfor文を実行する。
これと異なるチャネルインスタンス 内のメソッドは、独立して走れる。チヤネルメソッドが他のチャネルメソッドを呼ぶような階層的なチャネルの場合、これがwait 文を実行すると、現在実行中のスレッドの全てのチャネルに対する相互排他(mutex)が出される。
SpecC ではwaitとwaitforはチャネルに拘束されないから、全てのスレッドは自身で相互排他(mutex)を持つことになる。

SpecC 2.0 では、 SCRC (SpecC 参照コンパイラ) version 1.x の同期セマンテックスは明確となった。
しかしながら、今のところ言語仕様としての同期セマンテックスはまだ定義されていない。

SpecC 1.0 では割り込みはwaitとwaitfor文の後でのみ発生可能であったが、SpecC 2.0 では割り込みとトラップは非決定的に任意の箇所で起こり得るようになった。

SpecC は固定小数データ型を扱えるようになった。
詳細仕様は将来のSpecC バージョンで定められる。

SpecC 2.0 では wait (e1 && e2); のような表現が許される。
この文のセマンテックスは二つのイベント e1 と e2 を待つもので、到着の順序は 問わない。
この文は次のコードの省略形である;

behavior B_wait(in event e)
{
void main(void) { wait e; }
};
behavior B_andwait(in event e1, in event e2)
{
B_wait b1(e1);
B_wait b2(e2);
void main(void)
{
// Do something before wait (e1 && e2);
par {
b1.main();
b2.main();
}
// Do something after both e1 and e2 arrive
}
};

SpecC 2.0 では、
par { S1.main(); S2.main(); S3.main(); }　を
par { S1; S2; S3; }　または　par ( S1; S2; S3 );　と省略できる。
同様に pipe 文や try/trap/interrupt 文にもこの簡易表現が適用できる。

SpecC 2.0 では下記のように fsm 文に関数呼び出しを持った任意のC 言語文を含めることが出来る;

fsm{
s1:
goto s2; // state transition (allowed in SpecC1.0)
s2: {
if( local_i == 0 ) goto s1; // conditional state transition
goto s3; // default state transition (allowed in SpecC1.0)
}
s3: {
local_i = 1; // allow any C language statements (New)
...
goto s1;
}
};

SpecC 1.0 では、 note 構文は一つの定数型による注釈値 (または定数式でコンパイル時に評価される)に限定されていた。
SpecC 2.0 では、シンタックスが拡張され、値のリスト、値のリストのリストが許されて、変数の初期化に適用される次のような文法が用いられる;

annotation = constant_expression
| '{' annotation_list '}'
annotation_list = annotation
| annotation_list ',' annotation

SpecC に RTL モデルを記述するため、FSMD(Finite State Machine with Data)と関連する構文を追加する。
詳細な言語拡張は、下記に示されている:

“RTL Semantics according to Accellera Standard
(revision 10/29/01).”

本言語拡張は、Accelleraで標準化されたRTL semanticsを表現できる。

FSMDに関連する構文
Accellera RTL semanticsはFSMDのモデルで定義され、そのobjectはvariableで表現される。
SpecC1.0で表現可能なobjectもあるが、SpecC2.0で新たに表現が導入された objectもある。

本言語拡張は、Accelleraで標準化されたRTL semanticsを表現できる。

buffered 変数signal 変数
FSMD 間の通信を行う信号線を表現
event としても使用可能

storage(register)を表現

signal 変数
FSMD 間の通信を行う信号線を表現
event としても使用可能

構文要素fsmd
SpecC1.0では、状態ベースの動作を記述するfsmを提供
SpecC2.0で、Accellera標準のFSMD記述向けにfsmdを導入

（例）

fsmd(CLK) {
    unsigned bit [31:0]    Data;                  // unmapped variable
    unsigned bit [31:0]    Ocount;
                  { Outport = 0;   Done = 0; }    // 初期値の設定
    if (RST)      { State = S0; }                 // reset時の動作の記述
    S0 :          { Done = 0;                     // 各状態での動作の記述
                    if (Start != 0) goto S1;      // 状態遷移
                    else  goto S0; }
    S1 :          { Data = Inport;
                     goto S2; }
    S2 :  …
}