- お貸出の要領
１．SpecC言語Version 2.0のコンパイラ及びシミュレータと共に無償貸与
本ツールは、Verilog-HDL/VHDLの設計資産をSpecC言語Version2.0仕様の設計コードに相互に自動変換します。しかし、SpecC言語の設計コードを実行させるには、専用のコンパイラとシミュレータが必要になります。従い、本ツールの使用希望者には、（株）インターデザイン・テクノロジーからSpecC言語Version
2.0対応のコンパイラ及びシミュレータを同時に無償で貸与します。
貸与に際してはインターデザイン・テクノロジー社に委託して同社にてライセンス管理を行い、３ヶ月のライセンスを発行します。また、貸与期間は６ヶ月（３ヶ月ライセンス一回のみ更新可能）とし、その後は、状況に応じて見直し致します。
注：ご使用者には、STOCの設計環境WG(Design Environment WG)から、ご使用状況等について、お尋ねをする場合がありますのでご協力お願いします。
- 動作環境
■OS： Windows XP, 2000 Pro (SP2相当以上)
■Microsoft Visual Studio.NET 2003 (Microsoft Visual C++ .NET)
（株）インターデザイン・テクノロジーのSpecC言語Version 2.0のコンパイラ及びシミュレータを利用するためには、Visual Studio.NET 2003 が必要です。
尚、SpecC-HDL Converterの著作権は、独立行政法人情報処理推進機構と（株）インターデザイン・テクノロジーが保有しています。
